電子情報通信学会．知識ベース 6群（コンピュータ- 基礎理論とハードウェア）- 4編（コンピュータアーキテクチャ（I）標準的）2章 データ形式．Ver.1．2019.5.30，7p. 電子情報通信学会．知識ベース 6群（コンピュータ- 基礎理論とハードウェア）- 4編（コン…

本項ではメカトロ制御に使うCPUのキャッシュに関し「キャッシュによる高速化」、「読み出す時のキャッシュの動作」、「書き込む時のキャッシュの動作」について記載しています。

本項ではメカトロ制御に使うCPUが扱う割り込みに関し「割り込み要求の流れ」、「割り込みの受付判断」、「多重割り込み」について記載しています。

本項ではメカトロ制御に使うCPUが扱う例外に関し「例外の種類」、「ベクターテーブル」、「前処理と後処理」について記載しています。

本項ではメカトロ制御に使うCPUのスタックについて記載しています。 一般にスタックはLIFO（Last In First Out）構造を持つバッファーのことですが、ここで取り上げるのはLIFO構造のバッファーでCPUに例外事象が発生したときにレジスタの値を一時的に退避す…

本項ではメカトロ制御に使うCPUの命令パイプラインに関し「パイプラインの動作」と「パイプラインの乱れ」について記載しています。

本項ではメカトロ制御に使うCPUで命令の読み出し順の制御である「命令を順番に読み出す仕組み」と「命令の読み出し順変更の動作」について記載しています。

本項ではメカトロ制御に使うCPUが扱うエンディアンについて記載しています。 エンディアンは1つの値を表すのに複数の単位ブロックを一塊として使うときに、一塊の中での単位ブロックの並び順を指すと思います。ここでは下記の2つについて書きます。 バイト単…

本項ではメカトロ制御に使うCPUが扱えるデータタイプについて記載しています。 データタイプ（データ型）はデータの扱い方を規定する形式のことで、CPUが扱えるデータタイプに下記があります。 符号なし整数 符号付き整数 浮動小数点数 それぞれに有効なビッ…

本項ではメカトロ制御に使うCPUが持っているレジスタについて記載しています。 レジスタにはプログラムの中で使うデータやアドレスを一時的に保管しておく複数の汎用レジスタとCPUの動作を制御/表示する複数の制御レジスタがあります。 内容 1.3.1 汎用レジ…

本項ではメカトロ制御に使うCPUのブロック図について記載しています。 前項に記載したようにCPUは命令を読み出して処理します。その一連の動作は下表の5つのフェーズに分けることができます[1]。 5つのフェーズと動作 フェーズ名 動作 命令フェッチ 命令をCP…

メカトロ制御に使うCPUの構造と動作の最初の本項では、CPUの機能と命令を概念的にまとめます。 まず、CPUの機能は大きく2つあると考えています。 命令を順番に読み出す 読み出した命令を処理する CPUと他のロジック回路の大きな違いに動作をプログラムで変更…

本章ではメカトロ制御に使うCPUの構造と動作について次の11項目を記載します。 CPUの機能と命令（概念）、CPUのブロック図、レジスタ、データタイプ、エンディアン、命令の読み出し順制御、命令パイプライン、スタック、例外、割り込み、キャッシュ

初めに 本記事では、メカトロ制御で使うCPUの主な構造と動作について書いています。対象のメカトロ制御で使うCPUとは、小規模で、処理能力は高くなく、機器組み込み用といったCPUです。一方、パソコン用とか、画像を扱う機器用のCPUは本記事の対象外です。 …

本記事はメカトロ制御で使うCPUの主な構造と動作について書いています。 メカトロ制御の回路設計でMCU（マイコン）を使った設計をやっているけどその中のCPUのことは良くわからないという人が、CPUに関して理解を深めるのに少し役立つのではないかと思ってい…

最終更新日：2025-10-11 メカトロ制御回路設計及びそれに関連する情報を発信しています。 リンクのクリックでカテゴリーごとの目次ページに移動します。 メカトロ制御向け CPUの構造と動作 メカトロ制御で使うCPUの主な構造と動作について書いています。メカ…

最終更新日：2025-10-11 STM32CubeIDEを使った、アセンブリ言語プログラム用のプロジェクト作成とデバッグ環境の設定について書いています。別記事の「メカトロ制御向け CPUの構造と動作」で動作の確認を行うのに使いました。ソースコードで使用したアセンブ…